

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-231558
(43)Date of publication of application : 16.08.2002

(51)Int.Cl. H01G 4/12


(21)Application number : 2001-021164 (71)Applicant : MATSUSHITA ELECTRIC IND CO LTD
(22)Date of filing : 30.01.2001 (72)Inventor : NAGAI NOBUAKI
MURANO YUICHI
YAMAMOTO MASUHIRO

(54) LAMINATED CERAMIC CAPACITOR

(57)Abstract:

PROBLEM TO BE SOLVED: To relax a mechanical stress induced by the mismatch of a ceramic dielectric layer with an inner electrode layer and a mechanical deformation induced by an inverse piezoelectric effect, thereby providing a high-performance laminated ceramic capacitor superior in stability of electric characteristics and reliability.

SOLUTION: A laminated ceramic capacitor element is composed of an active layer composed of a ceramic dielectric layer and an inner electrode layer and reactive layers of ceramic dielectric layers formed on the upper and lower sides of the active layer so as to sandwich it and openings are formed at the ends of the inner electrode layer.



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号
特開2002-231558
(P2002-231558A)

(43)公開日 平成14年8月16日(2002.8.16)

(51)Int.Cl.⁷

H 0 1 G 4/12

識別記号

3 5 2

F I

H 0 1 G 4/12

テ-マ-ト*(参考)

3 5 2 5 E 0 0 1

審査請求 未請求 請求項の数5 O L (全 7 頁)

(21)出願番号 特願2001-21164(P2001-21164)

(22)出願日 平成13年1月30日(2001.1.30)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 永井 神明

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(72)発明者 村野 雄一

大阪府門真市大字門真1006番地 松下電器
産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)


最終頁に続く

(54)【発明の名称】 積層セラミックコンデンサ

(57)【要約】

【課題】 セラミック誘電体層と内部電極層の不適合により誘起された機械的応力及び逆圧電効果により誘起された機械的歪みを緩和することにより、電気特性の安定性と信頼性に優れた高性能の積層セラミックコンデンサを提供することを目的とするものである。

【解決手段】 セラミック誘電体層と内部電極層より成る有効層を挟むようにその上下にセラミック誘電体層より成る無効層を設けることにより構成された積層セラミックコンデンサ素子において、前記内部電極層の端部に空隙を形成させた。



【特許請求の範囲】

【請求項 1】第 1 の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第 2 の複数のセラミック誘電体層より成る無効層とを有した基体と、前記基体の両端部に設けられ、前記内部電極層と電気的に接合された一対の外部電極とを備えたチップ型の積層セラミックコンデンサであって、前記第 1 の複数のセラミック誘電体層の間に設けられた内部電極層の内、前記外部電極と接続していない前記内部電極層の端部に空隙が形成されたことを特徴とする積層セラミックコンデンサ。

【請求項 2】第 1 の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第 2 の複数のセラミック誘電体層より成る無効層とを有した基体と、前記基体の両端部に設けられ、前記内部電極層と電気的に接合された一対の外部電極と前記外部電極にそれぞれ接続された端子とを備え、前記基体及び外部電極が樹脂により埋め込まれたモールド型の積層セラミックコンデンサであって、前記第 1 の複数のセラミック誘電体層の間に設けられた内部電極層の内、前記外部電極と接続していない前記内部電極層の端部に空隙が形成されたことを特徴とする積層セラミックコンデンサ。

【請求項 3】第 1 の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第 2 の複数のセラミック誘電体層より成る無効層とを有した基体と、前記基体の両端部に設けられ、前記内部電極層と電気的に接合された一対の外部電極と前記外部電極にそれぞれ接続されたリード線とを備え、前記基体及び外部電極が樹脂により被覆されたリード型の積層セラミックコンデンサであって、前記第 1 の複数のセラミック誘電体層の間に設けられた内部電極層の内、前記外部電極と接続していない前記内部電極層の端部に空隙が形成されたことを特徴とする積層セラミックコンデンサ。

【請求項 4】有効層を挟むように前記有効層の両側に無効層を設けたことを特徴とする請求項 1～3 いずれか 1 に記載の積層セラミックコンデンサ。

【請求項 5】セラミック誘電体層間に内部電極層を備えた基体と、前記基体の両端部に設けられ、前記内部電極層と電気的に接続された一対の外部電極とを備えたチップ型の積層セラミックコンデンサであって、前記内部電極層の外部電極とは接続していない側の端部に、空隙が形成されたことを特徴とする積層セラミックコンデンサ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、スイッチング電源回路、DC-DC コンバータ回路、照明用インバータ回路等に中高圧用として広く使用される積層セラミックコンデンサに関するものである。

【0002】

【従来の技術】従来から、プリント基板に表面実装され

る種々のチップ型電子部品が知られているが、例えばその一例として積層セラミックコンデンサがある。以下にこの積層セラミックコンデンサの従来の技術について図面を用いて説明する。

【0003】図 5 は従来の積層セラミックコンデンサを示す断面図である。積層セラミックコンデンサは、図 5 に示したように、セラミック誘電体層 13 と内部電極層 12a, 12b, 12c とを交互に積層して有効層が形成され、該有効層の上下に複数のセラミック誘電体層より成る無効層が設けられ、前記内部電極 12b, 12c の一方の端部が積層体 11 の両端面に設けられた下層外部電極 14 と接続され、該下層外部電極 14 の上に上層外部電極 15 が設けられている。

【0004】ここで、図 6 は従来の積層セラミックコンデンサを示す部分拡大図であり、図 5 の A 部分を拡大して示している。従来の積層セラミックコンデンサは、図 6 において明らかなように、内部電極層 12a, 12b において、下層外部電極 14 と接続していない端部に空隙等の隙間がなく、内部電極層 12a, 12b が構造的に束縛されたように構成されていた。

【0005】

【発明が解決しようとする課題】しかしながら、このような従来の構成では内部電極層とセラミック誘電体層の界面に発生した応力が内部電極層の端部に集中し、亀裂等の内部欠陥が発生し、電気特性の劣化や信頼性の低下を招くという問題点を有していた。さらに、従来の構成による積層セラミックコンデンサは、特に中高圧用としての使用中に発生する逆圧電効果による内部歪みの為、特に内部電極層とセラミック誘電体層の界面に構造的な欠陥が生じたり、また電子回路上好ましくないノイズが発生するなどの問題点を有していた。

【0006】そこで本発明は以上の様な課題を解決し、セラミック誘電体層と内部電極層の不適合により誘起された応力及び逆圧電効果による歪みが緩和され、電気特性の安定性と信頼性に優れた高性能の積層セラミックコンデンサを提供することを目的とするものである。

【0007】

【課題を解決するための手段】この目的を達成するために本発明のチップ型電子部品は、第 1 の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第 2 の複数のセラミック誘電体層より成る無効層とを有した基体と、前記基体の両端部に設けられ、前記内部電極層と電気的に接合された一対の外部電極とを備えたチップ型の積層セラミックコンデンサであって、前記第 1 の複数のセラミック誘電体層の間に設けられた内部電極層の内、前記外部電極と接続していない前記内部電極層の端部に空隙を形成させた。

【0008】これにより、セラミック誘電体層と内部電極層の膨張収縮の不適合により誘起された応力及び逆圧電効果により発生した機械的な歪みが緩和される為、内

部に亀裂等の構造的欠陥がなく、電気特性の安定性と信頼性に優れた高性能のチップ型積層セラミックコンデンサが得られる。

【0009】また、本発明の積層セラミックコンデンサはセラミック誘電体層の間に設けられた内部電極層の内、外部電極と接続していない前記内部電極層の端部に空隙を形成させたチップ型の積層セラミックコンデンサに引出し端子等を付与して、モールド型及びリード型に加工したものであり、主として中高压用としてそれぞれの特徴を生かしてユーザの要望に応じた使い分けが可能となる。

【0010】

【発明の実施の形態】請求項1に記載の発明は、第1の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第2の複数のセラミック誘電体層より成る無効層とを有した基体と、基体の両端部に設けられ、内部電極層と電気的に接合された一対の外部電極とを備えたチップ型の積層セラミックコンデンサであって、第1の複数のセラミック誘電体層の間に設けられた内部電極層の内、外部電極と接続していない内部電極層の端部に空隙を形成したものであり、これによりセラミック誘電体層と内部電極層の膨張収縮の不適合により誘起され、内部電極層の端部に集中する応力及び逆圧電効果により発生する機械的な歪みが空隙により緩和される為、内部に亀裂等の構造的欠陥がなく、電気特性及び耐回路基板曲げ性等の信頼性に優れた高性能の積層セラミックコンデンサを実現できるという作用を有する。

【0011】請求項2に記載の発明は、第1の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第2の複数のセラミック誘電体層より成る無効層とを有した基体と、基体の両端部に設けられ、内部電極層と電気的に接合された一対の外部電極と外部電極にそれぞれ接続された端子とを備え、基体及び外部電極が樹脂により埋め込まれたモールド型の積層セラミックコンデンサであって、第1の複数のセラミック誘電体層の間に設けられた内部電極層の内、外部電極と接続していない内部電極層の端部に空隙を形成したものであり、これによりセラミック誘電体層と内部電極層の膨張収縮の不適合により誘起され、内部電極層の端部に集中する応力及び逆圧電効果により発生する機械的な歪みが空隙により緩和される為、内部に亀裂等の構造的欠陥がなく、仮に構造的な欠陥が発生したとしてもモールド型であるため、耐回路基板曲げ性等の機械的応力に対して優れた耐久性を有する表面実装型の中高压用積層セラミックコンデンサを実現できるという作用を有する。

【0012】請求項3に記載の発明は、第1の複数のセラミック誘電体層の間に内部電極層を設けた有効層及び第2の複数のセラミック誘電体層より成る無効層とを有した基体と、基体の両端部に設けられ、内部電極層と電気的に接合された一対の外部電極と外部電極にそれぞれ

接続されたリード線とを備え、基体及び外部電極が樹脂により被覆されたリード型の積層セラミックコンデンサであって、第1の複数のセラミック誘電体層の間に設けられた内部電極層の内、外部電極と接続していない内部電極層の端部に空隙を形成したものであり、優れた電気特性を有し、内部に亀裂等の構造的な欠陥が発生する恐れがなく、さらに回路基板にはリード線が半田付けされる為、耐回路基板曲げ等の機械的応力が一切印加されない中高压用の積層セラミックコンデンサを実現できるという作用を有する。

【0013】請求項4記載の発明は、請求項1、2及び3に記載の積層セラミックコンデンサにおいて、有効層を挟むように有効層の両側に無効層を設けたものであり、更に機械的強度及び信頼性が向上し高品質の積層セラミックコンデンサを実現できるという作用を有する。

【0014】請求項5記載の発明は、セラミック誘電体層間に内部電極層を備えた基体と、基体の両端部に設けられ、内部電極層と電気的に接続された一対の外部電極とを備えたチップ型の積層セラミックコンデンサであって、内部電極層の外部電極とは接続していない側の端部に、空隙が形成されたものであり、内部電極層の端部に集中する応力及び逆圧電効果により発生する機械的な歪みを緩和するという作用を有する。

【0015】本発明の積層セラミックコンデンサにおいて、セラミック誘電体層を構成する主成分化合物としては主に BaTiO_3 、 SrTiO_3 、 MgTiO_3 等のチタン酸塩系が適用され、内部電極層を構成する金属としては、Niの他に場合によってはAg-Pd系、Cu系を使用しても差し支えない。また、工法上積層体と同時に焼成される下層外部電極としては上記したようにNiが適用できるが、その場合上層外部電極には、主としてAg系が用いられる。また、外部電極にCuのみを適用しても差し支えない。

【0016】以下、本発明の積層セラミックコンデンサについて、図面を参照しながら詳しく説明する。

【0017】（実施の形態1）図1は本発明の実施の形態1における積層セラミックコンデンサの断面図であり、11は積層体、12a、12b、12cは内部電極層、13はセラミック誘電体層、14は下層外部電極、15は上層外部電極である。

【0018】また、図2は本発明の実施の形態1における積層セラミックコンデンサを示す部分拡大図であり、図1のA部分を拡大して示している。なお、16は空隙である。

【0019】そして、図2において明らかなように、内部電極層12a、12bの下層外部電極14と接続していない端部には、空隙16が形成されている。

【0020】ここで、該積層セラミックコンデンサの製造方法を説明する。

【0021】主成分である BaTiO_3 粉末と添加剤各

粉末の所定量を電子天秤で秤量し、焼結助剤成分と共にボールミル中で20時間混合した。混合物はシルクスクリーンで濾過して、テフロン（登録商標）シートを敷いたステンレスバット中に投入し乾燥させた。乾燥した塊状物はアルミナ乳鉢中で解砕した後、熱処理してスラリー用粉末とした。

【0022】次に、スラリー用粉末の所定量を溶剤及び可塑剤と共に混合することにより湿潤した。湿潤後、ポリビニルブチラール樹脂より成るビヒクルを適用してシート成形用スラリーを作製した。

【0023】次に、該スラリーを150メッシュのシルクスクリーンで濾過した後、成膜してセラミック生シートを得た。そして、該セラミック生シート及びNiペーストより作製した内部電極シートを用いて転写工法により所定の積層仕様に基づいて積層した後、切断してグリーンチップを得た。

【0024】次に、得られたグリーンチップを面取りした後、その両端面に下層外部電極となるNiペーストを塗布し乾燥した後、脱脂炉により脱脂した。そして、回転式雰囲気炉により還元雰囲気焼成を実施した。グリーンガス、CO₂及びN₂により調整したNiの平衡酸素分圧よりも2桁低い酸素分圧雰囲気中で1250°Cの温度で2時間保持した。

【0025】そして、焼成したチップの両端面から側面にかけて上層外部電極となるAgペーストを塗布して大気中で焼き付けた後、Ni鍍金及びSn鍍金を施して本実施の形態1におけるチップ型の積層セラミックコンデンサを完成させた。

【0026】次に、該積層セラミックコンデンサを熱硬化性樹脂中に埋め込んで研磨した後、その断面を金属顕微鏡で観察した。

【0027】その結果、図1に示したようにセラミック誘電体層13とNiを含む内部電極層12a、12b、12cとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層13が積層されて積層体11が形成されており、前記内部電極層12b、12cの一方の端部は対向する下層外部電極14と接合されており、該下層外部電極14の上に上層外部電極15が設けられていた。

【0028】更に、図2に示したように内部電極層12a、12bの端部のうち下層外部電極14と接続していない端部に数μm程度の大きさの空隙16が形成されていた。また、セラミック誘電体層13と内部電極層12a、12b、12cとの界面及びその近傍や内部電極層12a、12b、12cの端部に形成されている空隙付近に亀裂等の欠陥がなく、良好な内部構造を有していた。

【0029】次に、本実施の形態1におけるチップ型積層セラミックコンデンサを耐基板曲げ試験に供した。

【0030】耐基板曲げ試験はチップ型電子部品の信頼

性を判断する為の重要な評価項目であり、専用のプリント基板に被試験品を半田付けした後、専用の治具で3点曲げを付加させながら静電容量を測定し、静電容量値が急激に低下した時点での基板のたわみ幅（mm）を耐基板曲げ性とするものである。通常、静電容量値が急激に低下した時点で被試験品に亀裂が発生していることが多い。

【0031】本実施の形態1におけるチップ型積層セラミックコンデンサは、たわみ幅が10mmに達しても静電容量値が低下することなく信頼性に優れていた。

【0032】以上の様に本実施の形態1におけるチップ型の積層セラミックコンデンサによれば、内部に亀裂等の欠陥がなく、耐基板曲げ等の機械的応力や逆圧電効果等により発生する内部歪みが緩和される為、優れた信頼性と耐久性を有する積層セラミックコンデンサを実現できるという作用を有する。

【0033】（実施の形態2）図3は本発明の実施の形態2におけるモールド型の積層セラミックコンデンサの断面図であり、21は積層体、22a、22b、22cは内部電極層、23はセラミック誘電体層、24は下層外部電極、25は上層外部電極である。また、26は熱硬化性樹脂、27は端子である。

【0034】本実施の形態2においても、実施の形態1と同様に、セラミック誘電体層23と内部電極層22a、22b、22cとを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層23が積層されて積層体21が形成されており、該積層体21の両端部に前記内部電極層22b、22cと電気的に接合された下層外部電極24が設けられ、その上に上層外部電極25が設けられている。また、内部電極層22a、22b、22cの下層外部電極24と接続していない端部には、図2で示した空隙16が形成されている。

【0035】そして、実施の形態2におけるモールド型の積層セラミックコンデンサでは、上層外部電極25に端子27が接続され、更に、積層体及び下層外部電極24、上層外部電極25で構成されたチップ型の積層セラミックコンデンサと端子27の一部が、外装材である熱硬化性樹脂26に埋設された構成となっている。

【0036】即ち、熱硬化性樹脂26に埋込まれた積層体21の両端部から導電性の端子27が引出され、該端子27を介して回路基板に表面実装できるように構成される。

【0037】また、本実施の形態2におけるモールド型の積層セラミックコンデンサの製造方法は、実施の形態1と同様の手順により作製したチップ型の積層セラミックコンデンサ素子の両端面に端子を付与した後、素子本体部をエポキシ系の熱硬化性樹脂に埋込んで完成させた。

【0038】次に、該モールド型の積層セラミックコン

デンサを樹脂中に埋め込んで研磨した後、その断面を金属顕微鏡で観察した結果、実施の形態 1 と同様、図 2 に拡大して示したように内部電極層 22a、22b の端部のうち下層外部電極 24 と接続していない端部に数 μm 程度の大きさの空隙 16 が形成されていた。また、セラミック誘電体層 23 と内部電極層 22a、22b、22c との界面及びその近傍や内部電極層 22a、22b、22c の端部に形成されている空隙付近に亀裂等の欠陥がなく、良好な内部構造を有していた。

【0039】次に、作製したモールド型積層セラミックコンデンサの耐基板曲げ試験を実施したところ、たわみ幅が 15mm を越えても静電容量値の低下がなく安定しており、実施の形態 1 のチップ型の積層セラミックコンデンサに比べてより高水準の耐基板曲げ性を有していた。また、実施の形態 1 のチップ型の積層セラミックコンデンサは、素子表面の結露等により規格外の異常電圧に対して沿面リークが発生することがあるが、本実施の形態 2 のモールド型積層セラミックコンデンサは、その可能性がなく信頼性の高いものであった。

【0040】以上の様に本実施例によれば、内部に亀裂等の欠陥がなく、耐基板曲げに対して優れた耐久性を有すると同時に熱硬化性樹脂で埋込みモールド型にすることにより高い信頼性と優れた表面実装性を実現することができる。

【0041】（実施の形態 3）図 4 は本発明の実施の形態 3 におけるリード型の積層セラミックコンデンサの断面図であり、31 は積層体、32a、32b、32c は内部電極層、33 はセラミック誘電体層、34 は下層外部電極、35 は上層外部電極、36 は熱硬化性樹脂であり、37 はリード線、38 は半田である。

【0042】本実施の形態 3 においても、実施の形態 1、2 と同様に、セラミック誘電体層 33 と内部電極層 32a、32b、32c とを交互に積層して形成された静電容量取得層となる有効層の上下に無効層としてセラミック誘電体層 33 が積層されて積層体 31 が形成されており、該積層体 31 の両端部に前記内部電極層 32b、32c と電気的に接合された下層外部電極 34 が設けられ、その上に上層外部電極 35 が設けられている。また、内部電極層 32a、32b、32c の下層外部電極 34 と接続していない端部には、図 2 で示した空隙 16 が形成されている。

【0043】そして、実施の形態 3 におけるリード型の積層セラミックコンデンサでは、上層外部電極 35 にリード線 37 が半田 38 で接続され、更に、積層体 31 及び下層外部電極 34、上層外部電極 35 で構成されたチップ型の積層セラミックコンデンサとリード線 37 の一部が、外装材である熱硬化性樹脂 36 に埋設された構成となっている。

【0044】即ち、外装材である熱硬化性樹脂 36 に埋込まれた積層体 31 の両端部から導電性のリード線 37

が引出され、該リード線 37 を介して回路基板に半田付けできるように構成されている。

【0045】また、本実施の形態 3 のリード型の積層セラミックコンデンサの製造方法は、実施の形態 1 と同様の手順により作製したチップ型の積層セラミックコンデンサ素子の両端面にリード線を付与した後、素子本体部をエポキシ系の熱硬化性樹脂で被覆して完成させた。

【0046】次に、該リード型の積層セラミックコンデンサを樹脂中に埋め込んで研磨した後、その断面を金属顕微鏡で観察した結果、実施の形態 1 と同様、図 2 に拡大して示したように内部電極層 32a、32b の端部のうち下層外部電極 34 と接続していない端部に数 μm 程度の大きさの空隙 16 が形成されていた。また、セラミック誘電体層 33 と内部電極層 32a、32b、32c との界面及びその近傍や内部電極層 32a、32b、32c の端部に形成されている空隙付近に亀裂等の欠陥がなく、良好な内部構造を有していた。

【0047】本実施の形態 3 のリード型の積層セラミックコンデンサは、逆圧電効果により発生する可能性がある内部歪みが緩和され、異常電圧による沿面放電の心配がなく、さらに回路基板にはリード線が半田付けされる為耐基板曲げ等の機械的応力が一切印加されず、回路設計上優位性のあるものである。

【0048】

【発明の効果】以上のように本発明によれば、セラミック誘電体層と内部電極層より成る有効層を挟むようにその上下にセラミック誘電体層より成る無効層を設けることにより構成された積層セラミックコンデンサ素子において、前記内部電極層の端部に空隙を形成したことにより、セラミック誘電体層と内部電極層の不適合により誘起した応力及び逆圧電効果による歪みが緩和されるため、耐基板曲げ性等の信頼性に優れ、電気特性の安定性と高性能の品質を有する積層セラミックコンデンサを提供することができる。

【図面の簡単な説明】

【図 1】本発明の実施の形態 1 における積層セラミックコンデンサの断面図

【図 2】本発明の実施の形態 1 における積層セラミックコンデンサを示す部分拡大図

【図 3】本発明の実施の形態 2 におけるモールド型の積層セラミックコンデンサの断面図

【図 4】本発明の実施の形態 3 におけるリード型の積層セラミックコンデンサの断面図

【図 5】従来の積層セラミックコンデンサを示す断面図

【図 6】従来の積層セラミックコンデンサを示す部分拡大図

【符号の説明】

11、21、31 積層体

12a～12c、22a～22c、32a～32c 内部電極層

10

20

30


40

50


13, 23, 33 セラミック誘電体層
 14, 24, 34 下層外部電極
 15, 25, 35 上層外部電極
 16 空隙

* 26, 36 熱硬化性樹脂
 27 端子
 37 リード線
 * 38 半田


【図1】




【図2】




【図3】




【図4】



【図6】



【図5】



フロントページの続き

(72)発明者 山本 益裕
大阪府門真市大字門真1006番地 松下電器
産業株式会社内

Fターム(参考) 5E001 AB03 AC03 AC06 AD00 AF01
AF06 AG00 AG01